| | | corso | | | |
Elettronica
(Corso di Laurea in Informatica (quinquennale))
Codice: | 4I035 | Crediti: | 6 | Semestre: | 1 | Sigla: | El | |
Docente
Pierangelo Rolla
Tel. 24511Programma
- Introduzione alle procedure di progettazione e fabbricazione dei circuiti integrati digitali con tecniche CAD.
- L’inveritore nelle tecnologie MOS, CMOS e MOS dinamiche.
- Pass transistor e Tansmission gate.
- Le tecnologie di fabbricazione dei circuiti integrati: cenni.
- L’intefaccia tra processo di fabbricazione e progettazione: stick diagram, layout e regole di progetto in tecnologia CMOS.
- Analisi di celle elementari in logiche statiche e dinamiche: complex gate, circuiti derivabili dagli sviluppi PS e SP, flip-flop, shift register, contatori, addizionatori.
- Tipi di memorie ed impieghi.
Esercitazioni di laboratorio:
- Introduzione all’impiego dei sistemi di simulazione circuitale.
- Analisi di circuiti elementari mediante SPICE (MICROCAP IV): invertitori e celle di memoria.
Corso a contratto: PROGETTAZIONE DI SISTEMI VLSI
Docente: Ing. Guido Magazzù
- Tecniche di progettazione VLSI (2h): progettazione full-custom; progettazione semi-custom (logiche programmabili, standard cells).
- Simulazione funzionale di sistemi digitali e linguaggi di descrizione HDL ("Hardware Description Language"): Verilog e VHDL (4h).
- "Fault Simulation" e "Testing" (2h): modelli, osservabilita', controllabilita' e "fault simulation"; tecniche di progettazione finalizzate al "testing".
- Strumenti di sintesi automatica (SYNOPSYS) (2h).
- Flusso di progetto di un sistema VLSI (2h): generazione di modelli funzionali ad alto e basso livello di parti del sistema e del sistema nel suo complesso tramite linguaggi HDL e loro simulazione funzionale; sintesi logica dei blocchi funzionali costituenti il sistema (sintesi automatica a partire da modelli funzionali tramite strumenti di ottimizzazione logica, sintesi manuale); assemblaggio dei blocchi fondamentali costituenti il sistema; placement; routing; estrazione dei parametri elettrici (backannotation); simulazione funzionale post-layout;"fault simulation".
- Sviluppo del progetto di un sistema VLSI (4h).
Ore lezione: | 25 | Ore esercitazione: | 15 | | | |
Bibliografia
Bibliografia.
- A.Mukherjee, Introduction to nMOS and CMOS VLSI Systems Design, Prentice-Hall
- D.A.Bucknell, K.Eshragian, Basic VLSI Design. System\and Circuits, Prentice-Hall.
- Verilog XL Refrence Manual, Cadence Design Systems.
- Bhasker, A VHDL Primer, Prentice-Hall.
Modalità di esame
Scritto e orale